行業(yè)新聞
當(dāng)前位置：網(wǎng)站首頁> 新聞動態(tài) > 行業(yè)新聞 >CMOS-IC
發(fā)布時間：2023-04-10 15:49:32
CMOS-IC相關(guān)標(biāo)準(zhǔn)及規(guī)則
JEDEC最低工業(yè)標(biāo)準(zhǔn)
JEDEC最低標(biāo)準(zhǔn)是電子工業(yè)協(xié)會（EIA）聯(lián)合電子器件工程委員會（JEDEC）主持下制定的CMOS集成電路的最大額定范圍和靜態(tài)參數(shù)的最低工業(yè)標(biāo)準(zhǔn)。下表即為JEDEC制定的CMOS集成電路的最大額定范圍：
電源電壓：VDD~VSS18~-0.5V(DC)
直流輸入電流：IIN士10mA(DC)
輸入電壓：VIVSS≤VI≤VDD+0.5V(DC)
器件功耗：PD200mw
工作溫度范圍：T-55~125(陶封)，-40~85（塑封)℃
存儲溫度范圍：TSTG-65~150℃
輸入/輸出信號規(guī)則
所有的CMOS電路的輸入端不能浮置，最好使用一個上拉或下拉電阻，以保護器件不受損害。
在某些應(yīng)用場合，輸入端要串入電阻，以限制流過保護二極管的電流不大于10mA。
輸入脈沖信號的上升和下降時間必須小于15us,否則必須經(jīng)施密特電路整形后方可輸入CMOS開關(guān)電路。
避免CMOS電路直接驅(qū)動雙極型晶體管，否則可能導(dǎo)致CMOS電路的功耗超過規(guī)范值。
CMOS緩沖器或大電流驅(qū)動器由于其本身的低輸出阻抗，必須注意這些電路采用大負(fù)載電容（≥500PF）時等效于輸出短路的情況。
CMOS電路的輸出不能并接成線邏輯狀態(tài)。因為導(dǎo)通的PMOS管和導(dǎo)通的NMOS管的低輸出阻抗會將電源短路。
CMOS-IC集成電路的特佂
CMOS-IC主要封裝形式
雙列直插（DIP封裝）
扁平封裝（PLCC封裝）
CMOS-ICCMOS集成電路的性能特點
微功耗—CMOS電路的單門靜態(tài)功耗在毫微瓦（nw）數(shù)量級。
集成電路核心元
高噪聲容限—CMOS電路的噪聲容限一般在40%電源電壓以上。
寬工作電壓范圍—CMOS電路的電源電壓一般為1.5~18伏。
高邏輯擺幅—CMOS電路輸出高、低電平的幅度達(dá)到全電為VDD，邏輯“0”為VSS。
高輸入阻抗--CMOS電路的輸入阻抗大于108Ω,一般可達(dá)1010Ω。
高扇出能力--CMOS電路的扇出能力大于50。
低輸入電容--CMOS電路的輸入電容一般不大于5PF。
寬工作溫度范圍—陶瓷封裝的CMOS電路工作溫度范圍為
- 55℃~ 125 ℃；塑封的CMOS電路為 – 40 ℃ ~ 85 ℃。
